شکل بالا، نحوه عملکرد ترانزیستور JFET در وضعیت بایاس صفر در گیت را نشان می‌دهد. ولتاژ اعمالی در سراسر ترانزیستور JFET 5 ولت است، هدف حرکت الکترون‌ها از میله منبع به درین است، همانطور که با فلش نشان داده شده است.
ترمینال گیت به زمین وصل شده است، این یک شرط برای داشتن بایاس صفر در گیت نیز هست. در این شرایط، یک نوار معمولی نشان دهنده مقاومتی در حدود ۵۰۰ اوهم است. از یک میلی آمپرسنج که به صورت سری به درین و منبع DC وصل شده، برای اندازه‌گیری جریان استفاده می‌شود. با توان ۵ ولتی VDD برای درین، میلی آمپرسنج جریان تخلیه‌شده را ۱۰ آمپر نشان خواهد داد.
در شکل زیر، یک ولتاژ بایاس معکوس کوچک به گیت ترانزیستور JFET اعمال شده است. یک ولتاژ گیت-منبع (VGG) منفی ۱ ولتی اعمال شده به مواد دروازه نوع P باعث می‌شود که محل اتصال بین مواد نوع P و N بایاس معکوس شود.
این دو شکل و توضیحات مرتبط، خلاصه‌ای از عمل بایاس کردن در ترانزیستورهای اثر میدان است، توضیحات تکمیلی خارج از حوصله این مقاله کوتاه است.
دیدگاهتان را بنویسید